Design of a pixel readout processor for nano-meter resolution x-ray ptychography

High-luminosity beamlines have been used vastly as a source for the perpetual investigation of the structure of matter. Progressing towards new generations of light storage rings, the specifications on the detectors and front-end mixed-signal electronics have become more and more stringent requiring dedicated studies and exploiting every aspect of the integrated circuit technologies. In the present thesis work an introduction to the basics of radiation interaction with matter and synchrotron systems will be provided to introduce x-ray ptychography, the target application of the developed application specific integrated circuit, pFREYA16. The core of the work will be focused on motivating the development of such a circuit, in a frame of an international collaboration with Argonne National Laboratory (Chicago, IL, US) and the University of Pavia for the development of a top-tier, 1-MHz frame, pixellated detector for nano-meter resolution x-ray ptychography applications, and on analysing each analog and digital block integrated into the produced chips, reporting post-layout simulations and considerations for each of them. The ASIC has been developed in a commercial 65 nm CMOS technology and it is a pixellated readout circuit composed of very low noise and low power pixels. In post-layout simulations, each pixel has reported a single photon detection capability, with an equivalent noise charge of 250 electrons rms, power consumption of 220 µW/pixel, and an input dynamic range of up to 256 photons with three different photon energies: 5 keV, 9 keV, and 25 keV. Each pixel is configurable with variable integration time, four CSA modes, and four selectable peaking times. It also integrates a signal over threshold detection chain to reject unwanted signals and a 10-bit SAR ADC to digitise the output.

Le beamline ad alta luminosità sono state ampiamente utilizzate come sorgenti per la continua indagine sulla struttura della materia. Procedendo verso nuove generazioni di apparati a luce di sincrotrone, le specifiche sui rivelatori e sull'elettronica front-end a segnale misto sono diventate sempre più rigorose richiedendo studi dedicati e sfruttando ogni aspetto delle tecnologie dei circuiti integrati. Nel presente lavoro di tesi verrà fornita un'introduzione sulle basi dell'interazione della radiazione con la materia e i sistemi basati su sincrotrone per introdurre la pitcografia a raggi x, l'applicazione target del circuito integrato sviluppato, pFREYA16. Il nucleo del lavoro sarà focalizzato sulla motivazione allo sviluppo di tale circuito, nel quadro di una collaborazione internazionale con l'Argonne National Laboratory (Chicago, IL, US) e l'Università di Pavia per lo sviluppo di un circuito di alte prestazioni, con una finestra di elaborazione di 1 MHz, su un rivelatore a pixel per applicazioni di pticografia a raggi x con risoluzione nanometrica, e sull'analisi di ciascun blocco analogico e digitale integrato nei chip prodotti, riportando simulazioni post-layout e considerazioni per ciascuno di essi. L'ASIC è stato sviluppato con una tecnologia CMOS commerciale da 65 nm ed è un circuito di lettura a pixel composto da pixel a bassissimo rumore e bassa potenza. Nelle simulazioni post-layout, ogni pixel ha riportato una risoluzione di un singolo fotone, con una carica equivalente di rumore di 250 elettroni rms, un consumo di 220 µW/pixel e un intervallo dinamico di ingresso fino a 256 fotoni con tre diverse energie di fotoni: 5 keV, 9 keV e 25 keV. Ogni pixel è configurabile con tempo di integrazione variabile, quattro modalità per il CSA e quattro tempi di picco selezionabili. Integra inoltre una catena di rilevamento del "signal over threshold" per scartare i segnali indesiderati e un ADC SAR a 10 bit per digitalizzare l'output.